郴州建网站,江苏网站建设哪家专业,东莞自己注册公司流程,淄博建设网站【模拟CMOS集成电路设计】带隙基准#xff08;Bandgap#xff09;设计与仿真 前言工程文件部分参数计算过程#xff0c;私聊~ 一、 设计指标指标分析#xff1a; 二、 电路分析三、 仿真3.1仿真电路图3.2仿真结果(1)运放增益(2)基准温度系数仿真(3)瞬态启动仿真(4)静态… 【模拟CMOS集成电路设计】带隙基准Bandgap设计与仿真 前言工程文件部分参数计算过程私聊~ 一、 设计指标指标分析 二、 电路分析三、 仿真3.1仿真电路图3.2仿真结果(1)运放增益(2)基准温度系数仿真(3)瞬态启动仿真(4)静态电流仿真(5)线性调整率仿真(6)电源抑制PSR仿真 四、仿真结果汇总五、总结六、附件(参数计算工程文件) 前言 此次设计使用电流镜结构为基础的 B a n d g a p Bandgap Bandgap 来满足设计指标主要目标是在结构简单的前提下满足设计指标要求本文供学习参考。 关于 B G R BGR BGR 的基础可以看【笔记模拟MOS集成电路】带隙基准基本原理电流模电压模电路详解 文末附带核心管支路关键参数计算方法
工程文件部分参数计算过程私聊~
一、 设计指标 本次设计指标如表1所示 (*线性调节率指输出基准电压随直流VDD的变化率电源电压从电路正常工作的最小电压起到额定电源电压为止)
指标分析 本次Bandgap设计选用的工艺是 T S M C 18 µ m TSMC 18µm TSMC18µm工艺采用运放结构为基础设计参数要求电源抑制 P S R − 50 d B PSR -50dB PSR−50dB 如果不考虑具体电路可以通过提升运放增益、减小BGR输出阻抗和Cascode结构提升PSR性能。 以减小 B G R BGR BGR 输出阻抗提升 P S R PSR PSR 为例进行电路设计此时 P S R PSR PSR 和整体功耗相互折中一方面是运放增益尽可能大另一方面是因为低的输出阻抗会需要大的电流偏置如果PSR要求放宽功耗可以迅速下降。 考虑到功耗指标对电流进行分配自偏置电流镜两支路共分配 10 µ A 10 µA 10µA运放分配 80 µ A 80µA 80µA两路核心管分别分配 10 µ A 10µA 10µA 剩余电流分配给输出级。 本次设计电源电压 3.3 V 3.3V 3.3V对于TSMC18工艺 “ p m o s 3 v ” “pmos3v” “pmos3v” 晶体管 NMOS器件选取 “ n m o s 3 v ” “nmos3v” “nmos3v” 晶体管。 优化措施也有很多比如更换运放结构、采用Cascode层叠电流镜和单位增益的运放输出buffer等都可以显著降低PSR然后减小功耗但是电路会复杂一丢丢。
二、 电路分析 通过对表1的指标分析搭建的电路如图2.1所示。 B G R BGR BGR 原理此处不再赘述关于 B G R BGR BGR 的基础参考: 【笔记模拟MOS集成电路】带隙基准基本原理电流模电压模电路详解 另一个电路结构是采用cascode电流镜的结构 【模拟CMOS集成电路设计】带隙基准Bandgap设计与仿真基于cascode电流镜的电流模BGR 这种方案的功耗会小很多此次设计中因为运放增益相对不高并没有把“基于运放结构的BGR”优势完全发挥出来最常见的优化措施放文章末尾了。下面继续本次设计输出电压可以表示为 对上式求导得到 典型情况下 ∂ V B E / ∂ T ≈ − 2 m V / K ∂V_{BE}/∂T≈-2mV/K ∂VBE/∂T≈−2mV/K令 ∂ V r e f / ∂ T 0 ∂V_{ref}/∂T0 ∂Vref/∂T0选取合适的 N N N值可以得到 R 1 / R 4 R_1/R_4 R1/R4的关系然后在 V B VB VB节点应用 K C L KCL KCL设定核心管的静态电流 I Q I_Q IQ便可解的具体的 R 1 R 3 R_1~R_3 R1 R3的具体值最后根据输出电流镜的复制比 M M M乘以静态电流 I Q I_Q IQ得到输出支路电流 I o u t I_{out} Iout最终的参考电压是 I o u t R 4 I_{out}R_4 IoutR4。至此得到 B G R BGR BGR所有设计参数。 更详细计算过程看第六部分内容~。
三、 仿真
3.1仿真电路图 3.2仿真结果
(1)运放增益 通过 a c ac ac 仿真仿真得到运放的增益为 58.637 d B 58.637dB 58.637dB仿真结果如图3.1所示。
(2)基准温度系数仿真 通过 d c dc dc 仿真将温度从 − 25 -25 −25~ 125 ℃ 125℃ 125℃进行扫描观察输出波形温度特性良好基准温度系数 T C V V m a x − V m i n V r e f × ( T m a x − T m i n ) × 1 0 6 8.46 p p m / C TCV\frac{V_{max}-V_{min}}{V_{ref}\times(T_{max}-T_{min})}\times10^{6}8.46ppm/C TCVVref×(Tmax−Tmin)Vmax−Vmin×1068.46ppm/C测试结果如图3.3所示。
(3)瞬态启动仿真 通过 t r a n tran tran 仿真通过图3.4该电路可正常启动。
(4)静态电流仿真 通过 t r a n tran tran 仿真电路稳定时所有支路的总电流 209 µ A 209µA 209µA。
(5)线性调整率仿真 通过 d c dc dc 仿真将电源电压从 0 3.3 V 0~3.3V 0 3.3V 进行扫描在正常工作电源电压下测量输出线性调整率 S L I N E V m a x − V m i n V r e f × 100 % 1.03 m V / V S_{LINE}\frac{V_{max}-V_{min}}{V_{ref}}\times100\%1.03\mathrm{mV/V} SLINEVrefVmax−Vmin×100%1.03mV/V
(6)电源抑制PSR仿真 通过 a c ac ac 仿真在电源电压加小信号波动观察输出测量 P S R PSR PSR通过图3.5可知在低频为 P S R − 50.8 d B PSR -50.8dB PSR−50.8dB最高 P S R − 19.4 d B PSR -19.4dB PSR−19.4dB。
四、仿真结果汇总 本次 B a n d g a p Bandgap Bandgap设计通过仿真测得相关参数结果汇总如表2所示。
五、总结 本次Bandgap设计通过基于运放结构的电路模BGR因为最终要压低 P S R PSR PSR所以减小了负载电阻为了实现特定输出电压需要进一步提升输出电流因此功耗有些高如前所示优化措施也有很多 1 更换运放结构实现更大的增益 2 采用 C a s c o d e Cascode Cascode 层叠电流镜复制电流有效提升 P S R PSR PSR 3 运放和电流镜栅极之间插入单位增益的运放输出 b u f f e r buffer buffer 如图所示。
六、附件(参数计算工程文件) 私聊~
