当前位置：首页 > news >正文

免费网站服务商今日新闻50字

news 2026/4/7 15:36:37

免费网站服务商,今日新闻50字,新房装修设计,网站单页在线制作ILA为内置逻辑分析仪，通过JTAG与FPGA连接，程序在真实硬件中运行，功能类似Quaruts的SignalTap II 。 ip创建ila 使用ila ip核 timescale 1ns / 1ps module HLSLED(input wire clk ,input wire rst_n ,output wire led);// reg led_o_i 1…

ILA为内置逻辑分析仪，通过JTAG与FPGA连接，程序在真实硬件中运行，功能类似Quaruts的SignalTap II 。

ip创建ila

在这里插入图片描述

使用ila ip核

在这里插入图片描述

`timescale 1ns / 1ps
module HLSLED(input wire clk ,input wire rst_n ,output wire led);//     reg led_o_i = 1 ;//输入数据有效wire led_o_i = 0;// assign rest_n = 0;reg rst = 0;wire led_o_o_ap_vld;// (in parentheses) to your own signal names.//----------- Begin Cut here for INSTANTIATION Template ---// INST_TAG
//hlsv_0 your_instance_name (
hlsvv your_instance_name (.led_o_o_ap_vld(led_o_o_ap_vld),  // output wire led_o_o_ap_vld.ap_clk(clk),                  // input wire ap_clk.ap_rst(rst),                  // input wire ap_rst.led_o_i(led_o_i),                // input wire [0 : 0] led_o_i.led_o_o(led)                // output wire [0 : 0] led_o_o
);ila_0 your_instance_name1 (.clk(clk), // input wire clk.probe0(led), // input wire [0:0]  probe0  .probe1(your_instance_name.i_reg_61) // input wire [13:0]  probe1
);  endmodule