1、前言

FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码难度之高，令无数英雄竞折腰，以至于Xilinx官方不得不推出专用的IP核供开发者使用，不然太高端的操作直接吓退一大批FPGA开发者，就没人玩儿了。
本文详细描述了设计方案，工程代码编译通过后上板调试验证，可直接项目移植，适用于在校学生做毕业设计、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像和图像传输领域；
提供完整的、跑通的工程源码和技术支持；
工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后；
关于MIPI协议，请自行搜索，csdn就有很多大佬讲得很详细，我就不多写这块了；
之前写过一篇文章，FPGA解码4K分辨率4line MIPI视频 OV13850采集，两路输出，输出1是VGA，输出2是HDMI，均为1920x1080；本文的原始参考链接：原始参考链接
在上面那个工程的基础上，将vhdl代码封装为自定义IP，将两路输出改为1路HDMI输出，修改工程链接如下：升级版
在上面那个工程的基础上，将原来的OV13850采集改为 OV4689采集，修改工程链接如下：OV4689
本工程输入为OV5647摄像头，2line MIPI数据线，720P分辨率，硬件纯vhdl代码实现MIPI协议解码，输出axis格式数据，然后将axis格式数据转换为VGA格式数据，再将bayer数据转RGB，再经过FDMA三帧缓存，最红通过HDMI输出显示器。

2、Xilinx官方主推的MIPI解码方案

Xilinx官方主推的MIPI解码方案是专用IP核，在vivado的ip仓库里输入MIPI就会看到如下的一堆IP：
Xilinx方案使用很简单，调用IP就行，用SDK配置即可使用，MIPI解码后的数据格式为AXIS，方便与他家的VDMA之类的IP对接，你无须关心复杂的MIPI协议即可畅玩儿MIPI，但问题就来了，如果你用的FPGA不是Xilinx家的怎么办？
关于Xilinx自家的MIPI方案，请参考我之前写的文章；Xilinx的MIPI方案

3、纯Vhdl方案解码MIPI

本方案MIPI解码后的视频时序为VGA时序，即行同步，场同步，数据有效，数据信号；方便后端直接处理；
解串部分使用Xilinx源语，本工程用到的是7系列源语，更高级别的FPGA应用，需要更改源语参数，但问题不大；
一个字：牛逼，表现如下：
1：纯Vhdl代码实现，学习性和阅读性达到天花板；
2：移植性还可以，只要兼容Xilinx解串源语的FPGA均可移植；
3：算法达到天花板，标准的CSI2接收协议实现解码；
4：实用性达到天花板，采用OV4689摄像头作为输入，不同于市面上验证性和实验性的工程，本设计直接面向实用工程，贴近真实项目，MIPI输入，1路视频输出，做类似项目的兄弟可直接拿去用，一个月工资直接拿到手。。。
5：自定义IP封装，方便用户使用，CSI-2自定义IP支持2line或4line输入，可在IP配置界面手动配置；

视频输入：
OV5647摄像头输入，MIPI 2line,720P分辨率;
MIPI解码：
纯vhdl代码编写的CSI-2解码器，可针对2line或4line输入的MIPI视频解码，输出为AXIS数据流，经过AXIS转VGA输出VGA格式数据，经Bayer转RGB输出VGA格式的RGB888视频数据；
图像缓存：
经典的，我常用的FDMA图像缓存架构，经常看我博客的朋友应该都很熟悉了，想了解FDMA图像缓存架构可以参考我之前写的文章FDMA图像缓存架构
图像输出：
经FDMA图像3帧缓存后，相当于MIPI视频进DDR3逛了一圈又回来了，经过VGA时序发生器VTC和HDMI发送驱动输出显示器，HDMI发送驱动采用纯verilog代码编写，不含任何IP，输出稳定可靠，我项目一直都在用，想了解HDMI发送驱动可以参考我之前写的文章HDMI发送驱动

4、vivado工程介绍

开发板：Xilinx Kintex7开发板；
开发环境：vivado2020.2；
输入：OV5647摄像头输入，MIPI 2line,720P分辨率;
输出：HDMI，720P分辨率;
工程BD如下：

MIPI解码部分的IP搭建如下：

CSI-2 IP配置界面如下：

CSI-2转AXIS

FDMA配置如下：

综合后的工程代码架构如下：

FPGA资源消耗和功耗预估如下：

5、上板调试验证

由于摄像头被手残党烧坏了，没法演示了，真TND晦气，上张图片压压惊吧

6、福利：工程代码的获取

福利：工程代码的获取
代码太大，无法邮箱发送，以某度网盘链接方式发送，
资料获取方式：私，或者文章末尾的V名片。
网盘资料如下：