江苏省建设厅官网网站淘宝关键词

半加器

两个1bit数据相加，不包含进位。

全加器

包含低位来的进位，相当于三个1bit数据相加。

至于为啥或和异或一样的解释：因为AB为00，01,10时异或和或结果一样，但是11时或为1，异或为0，但是只影响到了后半部分的结果，AB的结果为1，最后的结果为1都一样，所以或和异或都行。

行波进位加法器

以4bit的行波进位加法器为例，需要使用4个1bit加法器实现，如下图所示。在进行加法运算时，首先准备好的是1号全加器的3个input。而2、3、4号全加器的Cin全部来自前一个全加器的Cout，只有等到1号全加器运算完毕，2、3、4号全加器才能依次进行进位运算，最终得到结果。 这样进位输出，像波浪一样，依次从低位到高位传递， 最终产生结果的加法器，也因此得名为行波进位加法器（Ripple-Carry Adder，RCA）。

超前进位加法器