夏天做哪些网站致富,厦门网站排名优化软件,科技公司取名,郑州建设信息网 首页1、背景 最近在某个项目中#xff0c;遇到输入给FPGA管脚的外部触发信号因为有毛刺产生#xff0c;导致FPGA接收到的外部触发信号数量多于实际值。比如#xff1a;用某个信号源产生1000个外部触发信号#xff08;上升沿触发方式#xff09;给到FPGA输入IO#xff0c;实际…1、背景 最近在某个项目中遇到输入给FPGA管脚的外部触发信号因为有毛刺产生导致FPGA接收到的外部触发信号数量多于实际值。比如用某个信号源产生1000个外部触发信号上升沿触发方式给到FPGA输入IO实际上FPGA内部逻辑判定接收到的触发信号数量大于1000个且数量为随机性。因为毛刺的产生的个数具有随机性。
2、原理图设计 外部触发信号经过Buffer器件74HCT125D输入端整形后输出端DIO1_IN连接到FPGA的输入管脚。
3、测试过程 外部上升沿触发信号特征为高电平脉宽为10us上升沿时间为5us故该触发信号对于数字IO输入信号而言属于一个上升时间缓慢的输入信号。远远不满足输入信号的上升/下降转换时间指标要求。参见下图所示。 实测发现这个上升时间缓慢的输入信号会导致Buffer74HCT125D器件额外产生一个上升沿毛刺。以前没有遇到过这种情况这次算是增加了一个经验。 上图中I_SYNC_DIO_IN1为FPGA管脚用于接收经过BUFFER器件的外部触发信号。由上图可知在ila触发时刻附近I_SYNC_DIO_IN1先有一个上升沿毛刺持续时间约30ns然后才是真正的外部触发信号。
I_sync_dio_in1_rising_cnt为抓取已检测到的上升沿数量 - 滤波前。
S_sweep_trigin_cnt为抓取已检测到的上升沿数量 - 滤波后。
4、解决方法
1、增加软件滤波方式已知上升沿毛刺持续时间为30ns软件滤波窗口时间设定为300ns滤波结果是OK的参见上图S_sweep_trigin_cnt信号为滤波后的结果。
2、更换硬件BUFFER器件选型输入信号的上升/下降转换时间指标要求时间长的器件。
实际工程中最终解决方案为上述两种方式同时采用从而确保功能的可靠性和抗干扰性。
5、参考连接
1、CMOS器件的输入信号上升时间为什么不能太长
2、https://www.icxbk.com/ask/detail/18132.html stm32的单片机识别的高低电平
