网站开发专业主修课程,桂林网站设计,flash xml网站模板,地方生活门户网站名称1.组合逻辑电路
1.1组合逻辑电路的分析
1.1.1组合逻辑电路的定义
组合逻辑电路的定义
#xff08;1#xff09;对于一个逻辑电路#xff0c;其输出状态在任何时刻只取决于同一时刻的输入状态#xff0c;而与电路的原来状态无关#xff0c;这种电路被定义为组合逻辑电路…1.组合逻辑电路
1.1组合逻辑电路的分析
1.1.1组合逻辑电路的定义
组合逻辑电路的定义
1对于一个逻辑电路其输出状态在任何时刻只取决于同一时刻的输入状态而与电路的原来状态无关这种电路被定义为组合逻辑电路。
2特点电路中不包含存储单元。输出、输入之间没有反馈延迟通路 3逻辑功能函数 集成电路的分析
1小规模集成电路各种类型的门电路
2中规模集成电路编码器、译码器、数据选择器、加法器、数值比较器等
3大规模集成电路可编程逻辑器件PLD
1.1.2编码器
编码器的定义和功能
1数字系统中存储或处理的信息常常用二进制码表示。用一个二进制代码表示特定含义的信息称为编码。具有编码功能的逻辑电路称为编码器。 普通编码器
1 普通编码器任何时刻只允许一个信号有效否则将产生错误输出。
24线二进制编码器具有4个输入~为高电平有效输出是进制代码任何时刻~中只有一个取值为1并且有一组对应的二进制代码输出。除只有一个输入为1的情况下其余的输入组合的输出结果均为0。此时的逻辑表达式为普通编码器在正常编码的情况下对输入信号有严格的限制即任何时刻~中只能并且必须有一个取值为1 输入输出100000010001001010000111
优先级编码器
1优先编码器允许多个输入信号同时有效输出是对优先级别高的输入信号编码。
2编码器为8个信号输入端~3位二进制码输出端输入和输出均为高电平为有效电平。并且从功能表来判断输入~的优先级别。例如当为1时无论其他输入是否为有效电平输出为111是对进行编码说明的优先级别最高。只有当其~均为0时而为1时输出为000是对进行编码说明的优先级最低。因此8个输入信号的优先级由高到低的顺序依次是~。
3此外为了方便多个编码器得级联扩展还设置了高电平有效的输入使能端EI和输出使能端EO以及优先级编码工作状态GS
4当EI1时编码器工作而当EI0禁止编码器工作此时无论8个输入端为何种状态3个输出端均为低电平且GS和EO均为低电平。只有在EI1且所有输出端都为0时EO输出为1它可与另一个相同编码器的EI连接以便组成更多输入端的优先级编码器
5GS的功能是当EI为1且至少有一个输入端有高电平信号输入时GS为1表明编码器输出有效编码。否则GS为0.由此可以区分当电路所有输入端均无高电平输入或者只有输入端有高电平时均为000的情况 优先编码器实例74HC148 1 低电平有效此时与上述的的情况相反。
优先编码器实例74HC147
1二一十进制编码器定义将十进制数0~9这10个数编成二进制代码的电路称为二—十进制编码器。
2结构要对10个信号进行编码至少需要4位二进制代码(16)所以二一十进制编码器的输出信号为4位。 4 说明外边的正方形代表低电平有效NC表示空脚可空置不接。1~9为输入端A~D为输出端。输入、输出均为低电平有效即0表示信号有效1表示信号无效。
3功能表表中x号表示可取任意值即该输入的取值不影响输出状态由此可以判定各输入的优先级别9最高1最低。 1.1.3译码器
译码器的功能和定义
1译码是编码的逆过程它的功能是将具有特定含义的二进制码转换为对应的输出信号具有译码功能的逻辑电路称为译码器
2译码器可分为两种类型一种是将一系列代码转换成与之一 一对应的有效信号。这种译码器可称为二进制译码器或唯一地址译码器常用于存储器中单元地址的译码即将每一个地址代码转换成一个有效信号从而选中对应的单元。另一种是将一种代码转换为另一种代码所以称为代码变换器
3二进制译码器具有n个输入端、个输出端和一个使能输入端。在使能输入端为有效电平时对应每一组输入代码只有其中一个输出端为有效电平其余输出端则为相反电平。输出端可以是高电平有效也可以是低电平有效 2线-4线进制译码器
12线-4线译码器有两个输入变量、共有4种不同状态组合因而有4个输出信号~.。
2为使能控制端当为1时无论变量、为何种状态输出全为1译码器处于非工作状态没有有效信号输出。当为为0时对应于、的一种输入状态其中只有一个输出端为0其余各输出端均为1。
3当输出为低电平有效时其输出的低电平为 3线-8线译码器 两个3线-8线译码器构成4线-16线的译码器其中一线连接两个译码器 二—十进制译码器
18421BCD码对应于0~9十进制数由4位二进制数0000~1001表示。而二—十进制译码器是将输入的BCD码的10个代码译成10个高低电平输出信号。这种译码器应有4个输入端 2真值表输入位BCD码输出为为电平有效当输入超过超过BCD码的范围时即1010~1111输出均为高电平即没有有效译码输出 3二—十进制译码器的应用电路电路的输出分别接标有十进制数的泡。当输入一组BCD码时对应的输出端为低电平点亮与之相连的灯泡。例如当输入BCD码时输出0它对应于十进制数6其余输出为高电平 七段显示译码器
1在数字测量仪表和各种数字系统中都需要将数字量直观显示出来数字显示电路通常由译码驱动器和显示器灯部分组成。数字显示器就是用来显示数字、文字或符号的器件
2七段式数字显示器也称为七段式数码管。常见的七显示器有发光二极管和液晶显示器。发光二极管构成的七段显示器有共阳极和共阴极两种共阴极电路中八个发光二极管的阴极连在一起接低电平需要某一段发光就将相应的二极管的阳极接高电平。共阳极的驱动则刚好相反
3 常用的七段显示译码器有两类一类译码器输出高电平有效信号用来驱动共阴极显示器另一类输出低电平有效信号以驱动共阳极显示器。 4七段显示译码器功能的功能图如下。当输入为8421BCD码时输出高电平有效驱动共阴极显示器。当输入为1010~1111六种状态时输出全为低电平显示器无显示。该显示译码器设有三个辅助控制端LE、和以增强器件的功能 *此时的状态取决于LE由0跳变为1时BCD码的输入 5灯测试输入LT当0时无论其他输入端是什么状态所有输出a~g均为1显示器显示字形8。该输入端常用于检查译码器本身及显示器各段的好坏
6 灭灯输入当0时并且1时无论其他输入端是什么电平所有输出a~g均为0所以字形熄灭。该输入端用于将不必要显示的零熄灭例如一个6位数字023.050将首、尾多余的0熄灭则显示为23.05使显示结果更加清楚
7锁存使能输入LE在0的条件下当LE0时锁存器不工作译码器的输出随输入码的变化而变化当LE由0跳变为1时输入码被锁存输出只取决于锁存器的内容不再随输入的变化而变化 数据分配器
1数据分配是将公共数据线上的数据根据需要送到不同的通道上去实现数据分配功能逻辑电路称为分配器。它的作用相当于多个输出的单刀多掷开关 2数据分配器可以用带使能端的二进制译码器实现。如用3线-8线译码器可以把1各数据信号分配到个不同的通道上去。用三线—8线译码器作为数据分配器的逻辑原理图将接低电平作为使能端作为数据输入、和作为选择通道地址输入。 芯片7448 1.1.4数据选择器
数据选择器的定义和功能
1数据选择是指经过选择把多路数据中的某一路数据传送到公共数据线上实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关
2与门和或门构成的2选1数据选择器电路及逻辑符号该符号常在大规模电路中使用。数据输入端又称为地址输入端S决定输出Y等于还是。其输出的逻辑函数式为
3真值表为
数据输入数据输出SY01 4 可以用3个2选1数据选择器构成4选1数据选择器4选1电路是两级电路第1级两个数据选择器分别实现和。第二级实现将和代入得到
5被选数据源越多所需选择输入端的位数也越多若选择输入端为n可选输入通道数为 8选1数据选择器74HC151
1当时Y0当0时Y 双四选一数据选择器74HC153 1.1.5算术运算电路 半加器
1半加器和全加器是算术运算电路中的基本单元它们是完成1位二进制相加的一种组合逻辑电路
2只考虑了两个加数本身而没有考虑低位进位的加法运算称为半加实现半加运算的逻辑电路称为半加器。真值表如下其中A、B是两个加数S表示和数C表示进位数。
3逻辑表达式为 全加器
1完成被加数、加数和来自低位的进位信号相加并根据求和给出该位进位信号的运算称为全加实现全加运算电路称为全加器 多位数加法器
1串行进位加法器若有多位数相加则可以采用并行相加串行进位来完成。例如有两个4位二进制数和相加可以采用4位全加器构成4位加法器。将低位的进位输出信号接到高位的进位输入端因此任1位的加法运算必须在低1位的运算完成之和才能进行这种进位方式称为串行进位。这种加法器的逻辑电路比较简单但它的运算速度不高。设门的延迟时间均为一位全加器的延时是34位串行全加器延时是12 2 超前进位加法器通过逻辑电路事先得到每一位的进位输入信号而无需从最低位开始向高位逐位传递进位信号。 1.1.6数值比较器
数值比较器的定义和功能
1在数字系统中特别是在计算机中需要对两个数的大小进行比较。数值比较器就是对两个二进制数A、B进行比较的逻辑比较比较结果有ABAB以及AB的三种情况
21位数值比较器是多为比较器的基础。当A和B都是1位二进制数是它们只能取0或1两种值。下面是真值表
输入输出AB00001010101010011001 2 两位数值比较器两位二进制分别位和用、和表示结果。当高位、不相等时无须比较低位、高位比较的结果就是两个数的比较结果。当高位相等时两数的比较结果由低位比较的结果决定
输入输出x100x010100010001
3 由电路的逻辑图所示电路利用了1位数值比较器的输出作为中间结果。它所依据的原是如果两位数和的高位不相等则高位比较器就是两数比较结果与低位无关。这时高位输出使与门的G1、G2、G3均封锁而或门都打开低位比较结果不能影响或门高位比较结果则直接从或门直接输出。如果高位相等即使与门的G1、G2、G3均打开同时由和作用或门也打开低位的比较结果直接送达输出端即低位的比较结果决定两数的大、小或者相等 74HC85芯片 1.2proteus的仿真
1.2.1编码器的仿真
74ls147的仿真 74ls148的仿真 1.2.2译码器的仿真
总体的仿真二—十进制译码器 74ls48和47的仿真
174ls47输出后会输出低电平为有效电平所以接共阳极的数码管
274ls48输出后会输出高电平为有效电平所以接共阴极的数码管
1.2.3数据选择器的仿真
74ls151数据选择器 双数据选择器4选1
1.2.4超前进位加法器的仿真 1.2.5数值比较器的仿真
