百度新网站收录,潍坊seo关键词排名,哪个公司做视频网站,搜盘网时钟多路复用 您可以使用并行和级联 BUFGCTRL 的组合构建时钟多路复用器。布局器基于时钟缓存 site 位置可用性查找最佳布局。 如果可能#xff0c;布局器将 BUFGCTRL 布局在相邻 site 位置中以利用专用级联路径。如无法实现#xff0c;则布局器将尝试将 BUFGCTRL 从… 时钟多路复用 您可以使用并行和级联 BUFGCTRL 的组合构建时钟多路复用器。布局器基于时钟缓存 site 位置可用性查找最佳布局。 如果可能布局器将 BUFGCTRL 布局在相邻 site 位置中以利用专用级联路径。如无法实现则布局器将尝试将 BUFGCTRL 从相邻时钟区域中的相同层布局。 下图显示了具有平衡级联的 4:1 MUX 。第一级 BUFGCTRL 缓存都布局在最后一个 BUFGCTRL (X0Y1) 的直接相邻 site 位 置 (X0Y2 X0Y0) 。此配置确保到达最后一个 BUFGCTRL 的所有时钟的相当的插入延迟。对于 3:1 MUX 可以使用类似 结构。 如下图所示当创建 5:1 或更大的时钟 MUX 结构时通常会创建一个对称的时钟结构。然而这并不是最佳解决方案因 为每个 BUFGCTRL 只有一个到两个相邻 BUFGCTRL 的级联路径这无法为 BUFGCTRL 之间的所有连接提供最小延迟。 如下图所示为了支持更大的时钟多路复用器从 5:1 到 8:1 MUX 赛灵思建议使用级联 BUFGCTRL 缓存。此图显示 了使用 7 个 BUFGCTRL 缓存的最佳 8:1 MUX 。 注释 因为一些路径比硬件中的其它路径长所以当使用宽的基于 BUFGCTRL 的时钟多路复用器时时钟插入延迟无 法平衡。因此建议仅对异步时钟进行多路复用。 PLL/MMCM 反馈路径和补偿模式 PLL 不支持延迟补偿并且始终在内部补偿模式下工作这意味着它们不需要反馈路径。同样设置为 INTERNAL 补偿 模式的 MMCM 不需要反馈路径。在这两种情况下 Vivado 工具并不总是自动删除不必要的反馈时钟缓存。您必须手 动删除时钟缓存以减少高扇出时钟资源利用率。这对于可能发生时钟争用的具有高时钟使用的设计尤其重要。 当 MMCM 补偿设置为 ZHOLD 或 BUF_IN 时布局器为由反馈缓存驱动的网络和直接连接到 CLKOUT0 引脚的所有缓存 分配相同的时钟根。这确保插入延迟匹配使连接到 CLKOUT0 的 I/O 端口和顺序单元相位对齐并且在器件接口处满 足保持时间。 Vivado 工具分析这些网络的所有负载从而理想化定义时钟根。 Vivado 工具不会自动将插入延迟与其他 MMCM 输出匹配。要匹配由其他 MMCM 输出缓存驱动的网络的插入延迟请 使用以下属性 • CLOCK_DELAY_GROUP 将相同的 CLOCK_DELAY_GROUP 属性值应用于由反馈时钟缓存 CLKOUT0 缓存和其他 MMCM 输出缓存直接驱动 的网络 如有需要。这是首选的方法。 • USER_CLOCK_ROOT 如果需要强制特定的时钟根请在由反馈时钟缓存 CLKOUT0 缓存和其他 MMCM 输出缓存驱动的网络上使用相同 的 USER_CLOCK_ROOT 属性值。 BUFG_GT 除法器 BUFG_GT 缓存可以驱动架构中的任何负载并包括一个可选的除法器可用于将时钟从 GT*_CHANNEL 分频。这消除 了使用额外的 MMCM 或 BUFG_DIV 来划分时钟的需要。
