山西手机网站建设,百度榜单,成都网站制作收费,软件开发工程师绩效考核指标本来想在这个页面分享一些信息给大家#xff0c;但是各种问题太多了#xff0c;后续不会在更新这个页面了#xff0c;大家有需求在后台私信我吧。
SoC Chipset Feature Comparison Feature SA8155P SA8255P SA8295P Process7 nm5 nm5 nmPackage23 mm 23 mm 2.26 mm FC…本来想在这个页面分享一些信息给大家但是各种问题太多了后续不会在更新这个页面了大家有需求在后台私信我吧。
SoC Chipset Feature Comparison Feature SA8155P SA8255P SA8295P Process7 nm5 nm5 nmPackage23 mm × 23 mm × 2.26 mm FCBGAHS 25 mm × 25 mm × 2.31 mm FCBGAHS25 mm × 25 mm × 2.25 mm FCBGAHSBGA pitch 0.7 mm0.6 mm0.6 mmAECQGrade 3Grade 3Grade 3CPUQualcomm ® Kryo™ 485, 2 MB L3 1 x Gold prime core up to 2.419 GHz 3 x Gold cores up to 2.131 GHz 4 x Silver cores up to 1.785 GHz Kryo Gen 6, 2 MB L3 per cluster 4 x Gold prime core up to 2.35 GHz 4 x Gold prime core up to 2.35 GHz Kryo 695, 8 MB L34 x Gold prime core up to 2.5 GHz4 x Gold cores up to 2.05 GHzDMIPS105K189/230K220KMemory4 × 16 LPDDR4X; up to 2092.8 MHz6 x 16-bit LPDDR5; up to 3200 MHz8 × 16 LPDDR4X; up to 2092.8 MHzGPUQualcomm ® Adreno™ 640Adreno 663 Adreno 695GPUGFLOPS11001100/1200/13003000AI/NSPV66, 4 x Qualcomm ® Hexagon™ Vector eXtensions (Qualcomm ® Hexagon™ Vector eXtensions (HVX)), 1 x HCP, up to 1.459 GHzV73, four HVX, two HMX, up to 1.5 GHzV68, 4 x HVX, 2 x HMX, up to 1.4 GHzAI(TOPS)810/15/24/32/4840~50DPUAdreno DPU 895, 24 MP, DSC v1.1, up to 530 MHzAdreno DPU 1199, 48 MP, DSC v1.2, up to 600 MHzAdreno DPU 1199, 64 MP, DSC v1.2, upto 600 MHzCamera ProcessorQualcomm Spectra™ 380 ISP, 2.5 Gbps/lane, 40 Gbps totalQualcomm Spectra 690, 2.5 Gbps/lane, 40 Gbps totalQualcomm Spectra 395, 2.5 Gbps/lane, 40 Gbps totalVPU Adreno VPU 554, decode 4k120, encode 4k60,concurrent 4k60/4k30 decode/encode Adreno VPU 670, decode 4k240, encode 4k120, concurrent 4k120 decode/encode Adreno VPU 665, decode 4k240, encode 4k120, concurrent 4k120 decode/encode AudioV66 512 KB L2 up to 1.459 GHz V66 2 MB L2 up to 1.459 GHzV66 2 MB L2 up to 1.459 GHzSecuritySPU230SPU230SPU250Functional safetySafety Element out of Context (SEooC) targeting assumed ASIL B use casesSafety Element out of Context (SEooC) targeting assumed ASIL B use cases. Contains dedicated Safety Island (SAIL) with quad Cortex-R52 CPU configurable per pairSafety Element out of Context (SEooC) targeting assumed ASIL B use cases.Contains dedicated Safety Managersub-system, with lock step coreJunction temp-40°C to 105°C -40°C to 115°C -40°C to 115°CDisplay - DP4-lane DisplayPort v1.4 shared with USB 3.1 Gen 24 x 4-lane embedded DisplayPort v1.4b3 x 4-lane DisplayPort v1.4, 1 x shared with USB 3.1 Gen 24 x 4-lane embedded DisplayPort v1.4bDisplay - DSIDSI D-PHY v1.2 4-lane DSI0 4-lane DSI1 DSI D-PHY v1.2 DSI C-PHY v1.1 2 x 4-lane DSI DSI D-PHY v1.2 DSI C-PHY v1.1 2 x 4-lane DSI Camera – CSICSI-2 v1.3 4-lane CSI0 4-lane CSI1 4-lane CSI2 4-lane CSI3 CSI D-PHY v1.2 CSI C-PHY v1.1 4 x 4-lane CSI CSI D-PHY v1.2 CSI C-PHY v1.1 4 x 4-lane CSI CCI-I2Cx4x8x8Audio – LS-I2S4 x 2 data lanes each 1 x 4 data lanes each 9 x 2 data lanes each 1 x 4 data lanes each 9 x 2 data lanes each 1 x 4 data lanes each Audio – HS-I2S3 x 2 data lanes each, receive only5 x 2 data lanes each, receive only5 x 2 data lanes each, receive onlyAudio – TDM/PCM4 x 2 data lanes each 1 x 4 data lanes each 9 x 2 data lanes each 1 x 4 data lanes each 9 x 2 data lanes each 1 x 4 data lanes each Storage – UFS 2 lane UFS 2.1 gear 3 rate A1 x 2 lane UFS 3.1 gear 4 rate B1 x 2 lane UFS 3.1 gear 4 rate BPCIe1-lane PCIe 3 (RC) 2-lane PCIe 3 (RC/EP) 1 x 2-lane PCIe 4 (RC/EP) 1 x 4-lane PCIe 4 (RC/EP) 1 x 1-lane PCIe 3 (RC/EP)2 x 4-lane PCIe 3 (RC/EP)Ethernet – RGMII/RMII1 x with MDIO 1.8 V only 2 x SGMII up to 2.5 Gbps2 x with MDIO 1.8 V or 2.5 VUSB1 x USB 3.1 Gen 2 shared with DisplayPort 1 x USB 3.1 Gen 2 2 x USB3.1 Gen 2 1 x USB2.0 4 x USB3.1 Gen 2 1x shared with DisplayPort 2 x USB2.0Functional safety- 79 SAIL I/Os * 5 x SAIL QUP SE (UART/I2C/SPI-M/SPI-S) 3 x on-board thermal monitors 1 x RGMII/RMII with MDIO 1.8 V or 2.5 V Eight CAN-FD up to 12 Mbps 1 x Octal-SPI/Quad-SPI NOR (SAIL) 20 SM-GPIOs1 x SPI – master1 x SPI – slave2 x I2C – master2-lane UART – master4 x clock monitors44 x voltage monitors3 x on-board thermal monitorsMiscellaneous SPI I 2 C UART GPIO26 x QUP SE (GPIO SSC) Master and slave Master Host 174 GPIOs 21 QUP SE (GPIO) Master and slave Master Multi-master Host 149 GPIOs 32 x QUP SE (GPIOSSC) Master and slave Master Host228 GPIOsPMIC20 x GPIOs 3 x AMUX 35 GPIOs 8 x AMUX 32 x GPIOs7 x AMUX
更新日志
8255与8295同为高通第四台座舱芯片大体上各项参数都差不多某些参数8255更强而有的参数则是8295更强一些。从价格上看似乎8255比8295更有优势一些未来有可能会成为新的主流座舱芯片毕竟8295还是比较贵.
update11-14
分享一些最近的行业动态
1集度极氪 8295目前都已经开始SOP了目前还是有挺多车厂采用8295作为高端座舱芯片的
2整车OEM在座舱芯片选择上新势力国内车厂的方案会更激进一些欧美global OEM/日系车厂目前都还是比较保守的状态
3目前确认会使用8255的车厂包括大众通用local沃尔沃global等等国内几大主机厂也都在积极布局8255平台
4截止到当前8255/8295的sip板报价已经比前阵子有了不小幅度的降价
5关于8255的冷却方式采用的是风冷还是水冷很大程度上依赖于你想要实现的功能以及你的热仿真结果目前来说市面上采用8255的厂家设计风冷和水冷两种方式都有。一般带有智驾功能设计的都会上水冷主要是NPU发热量功耗比较高而8775的设计基本上都会带有水冷。
68295 的SOC IP base是基于8155/8195 8255基于ADAS 8540芯片所以8255与8295在很多方面并不太一样。 update0815
1,关于功能安全岛8255/8775上是有完整的SAILSafety Island的但是似乎8295并没有Safety Island取而代之是SMSS模块Safety Manager Subsystem但是这个方案并不是一个成熟的方案所以目前高通并不特别推荐使用这个模块。
SMSS模块 SAIL模块 2 update0802
18255/8775软件基线的最终方案是QNX hostGVM方式可以是QNXLA或者QNXLV
当前的软件基线还支持QNXGVMGVM即QNXLALV但是后续版本只有QNXGVM一种方案且QNX为safety版本.
28155/8255/8295这几个SOC上的ADSP似乎是同一款产品L2 cache参数上存在差异在8155上鲜有OEM/T1能把ADSP使用起来但是当前的趋势是越来越多的厂家想使用SOC内部的ADSP替代外部的DSP芯片.
但是需要注意的是根据每家OEM实现功能的不同很多情况下ADSP的算力性能并不一定能完全替代外置DSP芯片而部分ADSP解决方案的供应商的应对方案是将部分算法放到SOC侧做主要是QNX这样会损耗掉一部分CPU 算力. update0712
3关于SA8775P 这个芯片高通的定位是舱驾融合的SOC8255和8775这两个SOC的所有参数都是一样的除了AI算力8775的AI支持48/72T两种配置而8255最高支持到48T需要额外打开另外两个AI核
4,对于8255 高通的定位是中高端的座舱芯片而8775是舱驾融合的芯片
5前期8255和8775的软件是同一个软件基线会在23年底分成两个不同的软件基线毕竟是两个产品方向
6高通会在下半年到24年主推8255/8775两款芯片
7考虑到英伟达的索尔芯片要到2025年才会落地猜测很有可能在2025年之前高通还会推出性能更强劲的SOC对标索尔芯片.
update0704
更新部分性能参数
1关于8255 GPU 1300 GFLOPS 只比8155 1100 GFLOPS多不到20%的提升按照高通的说法虽然数值上增加不多但是GPU的架构进行了升级从benchmark测试结果来看性能比8155提升80%以上
2AI算力8255存在多个版本目前确定的是24T不是最终上限
