中山网站seo优化,园林效果图网站,甜品店网页模板html,云南省滇中引水工程建设管理局网站一、定义 setup time#xff1a;即建立时间#xff0c;也就说数据在时钟到来之前保持稳定所需要的时间。 hold time#xff1a;即保持时间#xff0c;也就是说在时钟到来之后数据需要保持稳定的时间。 二、Data Arrival time 和 Data Required Time
1. Launch Latc…一、定义 setup time即建立时间也就说数据在时钟到来之前保持稳定所需要的时间。 hold time即保持时间也就是说在时钟到来之后数据需要保持稳定的时间。 二、Data Arrival time 和 Data Required Time
1. Launch Latch Edge Data Arrival time和Data Required Time的起点是Launch Latch Edge下面给出了Launch Latch Edge的定义和图示。 Launch Edge数据从源寄存器发送出来时所对应的时钟沿。前级寄存器发送数据对应的时钟沿是时序分析的起点 Latch Edge数据被目的寄存器锁存时所对应的时钟沿。后级寄存器捕获数据对应的时钟沿是时序分析的终点 Data Arrival time和Data Required Time是以Data的路径为基础以时钟为参考。Data Arrival time 和 Data Required Time所表示的不是一段时间而是时间上的点。顾名思义前者是Data实际到达的时间点后者Data需求保持或者有效的时间点。下面给出定义和图示。
2. Data Arrival time
The time for data to arrive at destination registers D input. 其中Tclk1为时钟路径延时Tco为D触发器本身clk to out的延时Tdata是D触发器间的逻辑延时。根据图示可以得到如下表达式 Data Arrival Time Launch Edge 前级寄存器Clock path的延时(Tclk1) 前级寄存器Cell从时钟Pin到数据输出Pin的Net延时Tco Data path的延时(Tdata)
3. Data Required Time
The minimum time required for the data to get latched into the destination register. 首先介绍一下Clock Arrival Time(时钟到达目的寄存器的时间)。Clock Arrival TimeThe time for clock to arrive at destination registers clock input. 其中Tclk2为时钟路径延时根据图示可以得到如下表达式 Data Required Time - Setup 其中Clock Arrival Time就是上面说的Tsu是建立时间Setup Uncertainty是包含skew和jitter的参量。正如之前所说Data Required Time是Data需求保持或者有效的时间点所以要减去Tsu。表达式如下所示 Data Required Time - Hold 同理Data Required Time是Data需求保持或者有效的时间点所以要加上Th。表达式如下 三、Slack Slack用于表示设计是否满足时序正的Slack表示满足时序时序裕量负的Slack表示不满足时序时序的欠缺量。 Slack: Slack is the margin by which a timing requirement was met or not met. A positive slack value, displayed in black, indicates the margin by which a requirement was met. A negative slack value, displayed in red, indicates the margin by which a requirement was not met. slack required maximum point-to-point time - actual maximum point-to-point time
Setup Slack The margin by which the setup timing requirement is met. It ensures launched data arrives in time to meet the latching requirement. Hold Slack The margin by which the hold timing requirement is met. It ensures latch data is not corrupted by data from another launch edge. It also prevents double-clocking.
