会计公司网站模板下载,汕头专业的开发网站方案,黄骅吧招聘信息,wordpress添加广告插件请阅读【嵌入式开发学习必备专栏 Cache | MMU | AMBA BUS | CoreSight | Trace32 | CoreLink | ARM GCC | CSH】 文章目录 Overview线键合#xff08;wire-bonding#xff09;封装FOWLP2D封装2.5D 封装硅通孔(TSV)硅中介层无TSV的2.5D 3D封装 Overview
我们先要了解一下wire-bonding封装FOWLP2D封装2.5D 封装硅通孔(TSV)硅中介层无TSV的2.5D 3D封装 Overview
我们先要了解一下什么是芯片的“封装”。芯片从设计到生产再到消费者手中是个极其复杂的过程设计公司做完逻辑和物理设计将最终设计结果交给芯片代工厂。代工厂经过无数复杂的流程最终会在一块大的晶圆上做出许许多多的小芯片。而这一个个的小芯片则被称为“die”。为什么要叫这么一个不吉利的名字有一种说法是说早期芯片生产工艺水平不足切割出的芯片良品率很低经常就“die”了因此工程师们才给它取了这么一个自嘲的名字。而从这个“小道消息”中各位读者应该能意识到die非常非常脆弱因此不能直接使用需要再给它加上一层保护壳而这个过程就叫做“封装”。简单点说封装技术需要将 die 固定在基板substrate上然后将die上的引脚连接到芯片外壳的引脚上。
电子集成技术分为 三个层次:
芯片上的集成;封装内的集成;PCB板级集成其代表技术分别为SoCSiP和PCB也可以称为SoP或者SoB。
芯片上的集成主要以2D为主晶体管以平铺的形式集成于晶圆平面同样PCB上的集成也是以2D为主电子元器件平铺安装在PCB表面因此二者都属于2D集成。而针对于封装内的集成情况就要复杂的多。
电子集成技术分类的两个重要判据
物理结构;电气连接( 电气互连)。
目前先进封装中按照主流可分为2D封装、2.5D封装、3D封装三种类型: 在介绍 2D 封装前我们先看下以前常用的封装方法线键合wire-bonding封装 和 FOWLP。
线键合wire-bonding封装
最基础的封装工艺即为引线键合wire-bonding封装其整体上十分简单就是把die正面朝上固定到基板之上再用导线将die的引脚和基板连接称之为‘键合’最后把整个芯片封装起来密封用的材料有塑料陶瓷等。这种封装技术的优点是生产工艺相对简单成本较低缺点是封装完的芯片尺寸比 die 的尺寸大许多且芯片管脚数受限。 FOWLP
之后随着技术的进步又出现了“倒装”即将die的正面朝下提前做好焊点的技术倒装的应用使得封装尺寸和芯片接近并且有更多的引脚但是随着芯片功能越来越多I/O数量急剧增加传统的封装已经难以满足要求。后来据此还衍生出了 Fan-Out WLPWafer Level Packages也叫FOWLP技术但是文章篇幅有限有兴趣的读者可以自行了解。 上文中所言都是单独die的封装一颗完整的现代芯片单个die是远远不够的需要将多个die封装在一起而这之中的封装方式便是2D2.5D3D封装。
2D封装
2D 封装是指在 基板(substrate) 的表面水平安装所有芯片和无源器件的集成方式。以基板 (Substrate) 上表面的左下角为原点基板上表面所处的平面为XY平面基板法线为Z轴创建坐标系。
物理结构所有芯片和无源器件均安装在基板平面芯片和无源器件和 XY 平面直接接触基板上的布线和过孔均位于 XY 平面下方电气连接均需要通过基板除了极少数通过键合线直接连接的键合点
台积电在2017年开发的InFO技术。InFO技术与大多数封装厂的Fan-out类似可以理解为多个芯片Fan-out工艺的集成主要区别在于去掉了silicon interposer使用一些RDL层进行串连2016年推出的iPhone7中的A10处理器采用台积电16nm FinFET工艺以及InFO技术。
2.5D 封装 2.5D 和3D 最本质的区别是2.5D有中介层 interposer, 3D没有 interposer层面。
物理结构芯片堆叠或并排放置在具有TSV的中介层interposer上中介层提供芯片之间的连接性。电气连接通过中介层上的微型凸点micro-bumps和TSV实现电气互连。特点集成度较高可以提供更高的I/O密度和更低的传输延迟但相比3D封装其垂直堆叠的芯片数量较少。
硅通孔(TSV)
硅通孔Through Silicon Vias简称TSV是一种在硅晶圆(而不是基板或PCB上)上制作垂直贯通的微小通孔并在通孔中填充导电材料实现芯片内部不同层面之间的电气连接的技术。这种技术能够显著提高芯片内部的互连密度降低信号传输延迟提高系统的整体性能。TSV技术广泛应用于存储器、处理器、图像传感器等高性能芯片中尤其是在3D IC封装中具有重要应用。
硅中介层无TSV的2.5D
硅中介层无TSV的2.5D集成的结构一般如下图所示有一颗面积较大的裸芯片直接安装在基板上该芯片和基板的连接可以采用Bond Wire或者Flip Chip两种方式大芯片上方由于面积较大可以安装多个较小的裸芯片但小芯片无法直接连接到基板所以需要插入一块中介层Interposer在中介层上方安装多个裸芯片中介层上有RDL布线可将芯片的信号引出到中介层的边沿然后通过Bond Wire连接到基板。这类中介层通常不需要TSV只需要通过Interposer上表面的布线进行电气互连Interposer采用Bond Wire和封装基板连接。
3D封装
实现在3D封装的关键技术就是TSV硅通孔技术。简单来讲TSV技术通过在芯片与芯片之间、晶圆和晶圆之间制作垂直导通通过导电物质的填充实现硅通孔的垂直电气互联它是目前唯一能实现垂直电互联的技术。
这种技术看上去十分完美但是难度太高成本太大。试想一下在又薄又脆弱的玻璃片上打很多通孔再把这些经过处理之后更加脆弱的芯片垒成“摩天大楼”听着就十分困难。因此TSV技术在1958年被威廉·肖特基(William Shockley)第一次申请专利之后直到40多年后的21世纪才逐渐走向商用
2000 年日本分别率先研发出第一款三层堆叠的图像传感器和三层堆叠的存储器件2005 年10 层堆叠的存储芯片被研制出来2007 年集成 TSV 的 CIS 芯片由 Toshiba 公司量产商用同年 ST Microelectronics 和 Toshiba 一起推出 8 层堆叠的 NAND 闪存芯片2013 年第一款 HBM 存储芯片由韩国 Hynix 推出2015 年第一款集成 HBM 的 GPU 由 AMD 推出。
3D集成和2.5D集成的主要区别在于
2.5D 集成是在中介层Interposer上进行布线和打孔3D 集成是直接在芯片上打孔TSV和布线RDL电气连接上下层芯片。
物理结构所有芯片和无源器件均位于XY平面上方芯片堆叠在一起在XY平面的上方有穿过芯片的TSV在XY平面的下方有基板的布线和过孔。
电气连接通过TSV和RDL将芯片直接电气连接
3D 集成大多数应用在同类芯片堆叠中多个相同的芯片垂直堆叠在一起通过穿过芯片堆叠的TSV互连如下图所示。同类芯片集成大多应用在存储器集成中例如DRAM StackFLASH Stack等。 不同类芯片的3D集成中一般是将两种不同的芯片垂直堆叠并通过TSV电气连接在一起并和下方的基板互连有时候需要在芯片表面制作RDL来连接上下层的TSV。
推荐阅读 https://www.unibright.com.cn/industry/539.html https://qixin.blog.csdn.net/article/details/143183140 https://www.ab-sm.com/a/23456
