手机回收网站开发,北京网站seowyhseo,rttheme 18 wordpress,佛山外贸网站建设价位一、实验目的
#xff08;1#xff09;熟悉触发器的逻辑功能及特性。
#xff08;2#xff09;掌握集成D和JK触发器的应用。
#xff08;3#xff09;掌握时序逻辑电路的分析和设计方法。
二、实验仪器及材料 三、实验内容及步骤
1、用D触发器#xff08;74LS741熟悉触发器的逻辑功能及特性。
2掌握集成D和JK触发器的应用。
3掌握时序逻辑电路的分析和设计方法。
二、实验仪器及材料 三、实验内容及步骤
1、用D触发器74LS74组成二分频器、四分频器
74LS74是双D触发器上升沿触发的D触发器其管脚图和功能表如下
1用一个D触发器组成二分频器
①电路图 ②二分频器时序图(如上图)
用逻辑分析仪观察时钟信号CLK和二分频输出Q的时序图逻辑分析仪用法见后附注意事项 Q的周期是CLK的二倍Q的频率是CLK的 1 2 \frac12 21所以输出Q是时钟信号CLK 的二分频。
2用一片74LS74组成四分频器
参考一个D触发器组成二分频器的方法用两个D触发器一片74LS74组成四分频器并用逻辑分析仪观察时序图
①电路图 ②四分频器时序图
用逻辑分析仪观察时钟信号CLK和四分频输出Q的时序图
2、用JK触发器74LS73组成同步十进制加法计数器
74LS73是双JK触发器下降沿触发的JK触发器其管脚图和功能表如下 1逻辑抽象 十进制计数器有10个稳定状态最少应由4个触发器组成。触发器的输出分别记为按十进制加法的计数规律编码作状态转换表如下所示 状态转换图如图所示 2根据状态转换表作出次态和输出C的卡诺图 卡诺图分解并化简得到状态方程 4根据驱动方程画电路图替换成自己的电路图需要用到与门 5用逻辑分析仪观察并记录CLK、 Q 0 Q_0 Q0、 Q 1 Q_1 Q1、 Q 2 Q_2 Q2、 Q 3 Q_3 Q3、C的时序图替换成自己的电路图 用标尺截取10个时钟观察每个时钟对应的状态如果状态是按照十进制加法计数器的状态转换图变化则设计正确记录时序图。
