提供做网站,广告设计公司需要资质吗,百度地图实时街景怎么移动,做的比较好的网页设计网站文章目录 TIM定时中断1、TIM简介计数器PSC预分频器ARR自动重装寄存器 2、定时器类型基本定时器主模式触发DAC 通用定时器高级定时器 3、定时器原理定时中断基本结构预分频器时序计数器时序RCC时钟树 TIM定时中断
1、TIM简介 定时器的基准时钟一般都是主频72MHz#xff0c;如果… 文章目录 TIM定时中断1、TIM简介计数器PSC预分频器ARR自动重装寄存器 2、定时器类型基本定时器主模式触发DAC 通用定时器高级定时器 3、定时器原理定时中断基本结构预分频器时序计数器时序RCC时钟树 TIM定时中断
1、TIM简介 定时器的基准时钟一般都是主频72MHz如果对72MHz计72个数就是1us的时间如果计72000个数就是1ms的时间。
计数器
就是执行计数定时的一个寄存器每来一个时钟计数器加一
PSC预分频器
对计数器的时钟进行分频让计数更灵活
ARR自动重装寄存器
计数的目标值就是想要计多少个时钟申请中断
2、定时器类型 基本定时器 基本定时器只能选内部时钟通向时基单元的计数基准频率一般是与系统的主频72MHz有关的72M到预分配器这里如果寄存器写0就是不分频写1就是2分频输出频率输入频率/236MHz以此类推即实际分频系数预分频器的值1。然后到了计数器计数器可以对预分频后的计数时钟进行计数计数器的值会在计时过程中不断的自增运行当到目标值时产生中断完成了定时的任务。ARR自动重装寄存器存的就是计数目标当计数值等于自动重装值时计时时间到了产生一个中断信号并且清零计数器计数器自动开始下一次的计数计时这种计数值等于自动重装值产生的中断一般叫“更新中断”这个更新中断结束后会通往NVIC再配置好NVIC的定时器通道定时器的更新中断就能得到CPU响应。向上的折线箭头代表产生中断向下的箭头代表产生一个事件这里对应的事件叫做“更新事件”更新事件不会触发中断但可以触发内部其他电路的工作。
主模式触发DAC
在使用DAC时可能会用DAC输出一段波形那就需要每隔一段时间触发一次DAC让他输出下一个电压点。如果用正常思路来实现先设置一个定时器产生中断每隔一段时间在中断程序中调用代码手动触发一次DAC转换然后DAC输出这样会使主程序处于频繁被中断的状态影响主程序的运行和其他中断的响应所以定时器设计了一个主模式使用主模式可以把定时器的更新事件映射到触发输出TRGO的位置然后TRGO直接接到DAC的触发转换引脚上这样定时器的更新就不需要通过中断来触发DAC转换了
通用定时器 通用定时器和高级定时器除了向上计数模式外还支持向下计数模式和中央对齐模式。向下计数模式就是从重装值开始向下自减减到0之后回到重装值同时申请中断然后下一轮。中央对齐模式就是先向上自增到重装值申请中断然后再向下自减减到0申请中断然后下一轮。 图上面是内外时钟源选择和主从触发模式的结构。先看内外时钟源选择第一个外部时钟是来自TIMx_ETR引脚上的外部时钟ETR引脚的位置如下图复用到了PA0。 即在PA0上接一个外部方波时钟然后配置内部的极性选择、边沿检测和预分频器电路再配置一下输入滤波电路这些电路对外部时钟进行一定的整形因为是外部引脚的时钟这些电路对输入的波形进行滤波滤波后的信号上面一路ETRF进入触发控制器紧跟着可选择作为时基单元的时钟了如果想在ETR外部引脚提供时钟或者想对ETR时钟进行计数把这个定时器当计数器来用的话那就可以配置这一路的电路在STM32中这一路也叫外部时钟模式2。 下面一路TRGI主要用作触发输入来使用可以触发定时器的从模式。本节讲触发输入作为外部时钟来使用的情况暂且把TRGI当做外部时钟的输入来看这种情况这一路叫“外部时钟模式1”通过这一路的外部时钟第一个是ETR引脚的信号ETR引脚既可以通过上面一路当时钟又可以通过下面一路当时钟下面一路输入会占用触发输入的通道。第二种就是ITR信号这一部分的时钟信号来自其他定时器从右边可以看出这个主模式的输出TRGO可以通向其他定时器接到其他定时器的ITR引脚这里ITR0到ITR3分别来自其他四个定时器的TRGO输出实现定时器级联的功能比如可以先初始化TIM3然后使用主模式把它的更新事件映射到TRGO上接着再初始化TIM2选ITR2对应TIM3的TRGO后面选择时钟为外部模式1这样TIM3的更新事件就可以驱动TIM2的时基单元实现定时器的级联。第三种是CH1引脚的边沿也就是从CH1引脚获得时钟带ED就是边沿的意思上升沿和下降沿均有效。第四种CH1引脚和CH2引脚通过TI1FP1和TI2FP2获得TI1FP1连接到CH1引脚的时钟。 下面部分主要包含两块电路右边是输出比较电路四个通道对应CH1-4可以用于输出PWM波形驱动电机左边这一块是输入捕获电路四个通道可以用于测量输入方波的频率等。中间的寄存器是捕获/比较寄存器是输入捕获和输出比较电路共用的因为输入捕获和输出比较不能同时使用所以共用。
高级定时器 在申请中断的地方增加了一个重复次数计数器右上有了这个计数器之后就可以实现每隔几个计数周期才发生一次更新事件和更新中断相当于对输出的更新信号又做了一次分频。 DTG是死区生成电路右边的输出引脚由原来的一个变为了两个互补的输出可以输出一对互补的PWM波这些电路是为了驱动三相无刷电机因为三相无刷电机的驱动需要三个桥臂每个桥臂2个大功率开关管来控制总共需要6个大功率开关管来控制所以输出的PWM引脚的前三路就变为互补的输出另外为了防止互补输出的PWM驱动桥臂时在开关切换的瞬间由于器件不理想造成短暂的直通现象所以前面加上死区生成电路在开关切换的瞬间产生一定时长的死区让桥臂的上下管全都关断防止直通现象。 最后是刹车输入的功能在左下是为了给电机驱动提供安全保障如果外部引脚BKIN产生了刹车信号或者内部时钟失效产生了故障那么控制电路就会自动切断电机的输出防止意外发生。
3、定时器原理
定时中断基本结构 中断输出控制就是一个中断输出的允许位如果需要某个中断就允许一下。
预分频器时序 CK_PSC是预分频器的输入时钟选内部时钟时一般是72MHzCNT_EN是计数器使能高电平计数器正常运行低电平计数器停止CK_CNT是计数器时钟即是预分频器时钟输出也是计数器的时钟输入开始时计数器未使能计数器时钟不运行使能后前半段预分频器系数从0变1计数器的时钟等于预分频器前的时钟后半段预分频器系数从1变2计数器的时钟也变为预分频器前时钟的一半在计数器时钟的驱动下下面的计数器寄存器也跟随时钟的上升沿不断自增在中间FC之后计数值变为0可推断重装值就是FC。 下三行描述的是预分频器的一种缓冲机制在某时刻把预分配控制寄存器由0改1如果在此时此刻改变时钟的分频系数就会导致一个计数周期内前后频率不一样所以设计预分配缓冲器变化不会立刻生效而是等本次计数周期结束后产生了更新事件预分频器的值才会被传递到缓冲寄存器里生效。最后一行描述预分配器内部实际上也是依靠计数来分频当预分频值为0时计数器就一直为0直接输出原频率当预分频值为1时计数器0、1、0、1计数在回到0时输出一个脉冲这样输出频率就是输入频率的2分频预分频的值和实际的分频系数之间有一个数的偏移。
计数器时序 计数器在每个上升沿自增当计到0036后再来一个上升沿计数器清零产生一个更新事件脉冲另外更新中断标志位UIF只要置1就会申请中断中断响应后需要在中断程序中手动清零。 计数器也有缓存寄存器可以自己设置用还是不用如下两图 ARPE为0不使用影子寄存器自动加载寄存器FF改到36立刻生效所以计到36后直接更新开始下一轮计数 有预装时F5变36影子寄存器控制还是F5计到F5产生更新事件同时要更改的36才被传到影子寄存器在下一个计数周期生效所以引入影子寄存器是为了同步让值的变化和更新事件同步发生防止运行途中更改造成错误
RCC时钟树 左边的时钟产生电路有四个震荡源分别是内部的8MHz高速RC振荡器外部的4到16MHz高速石英晶体振荡器一般为8MHz外部的32.768KHz低速晶振一般给RTC提供时钟最后是内部的40KHz低速RC振荡器可以给看门狗提供时钟上面两个高速晶振给系统提供时钟AHB、APB1、APB2时钟都来源于这俩个高速晶振外部的石英振荡器比内部RC振荡器更稳定。 在SystemInit函数里ST首先启动内部时钟以内部8MHz为系统时钟然后再启动外部时钟配置外部时钟进入PLL锁相环进行倍频8MHz倍频9倍得到72MHz等锁相环输出稳定后选择锁相环输出为系统时钟。CSS是时钟安全系统一旦外部时钟失效自动把外部时钟切回内部时钟保证系统时钟的运行防止程序卡死在高级定时器的刹车输入这里一旦CSS检测到外部时钟失效通过或门立刻让输出控制的电机停止防止意外。 右图这些时钟输出都有一个与门进行输出控制控制位写的是外部时钟使能我们在程序中写RCC_APB2/1 PeriphClockCmd就是作用在这。
